본문 바로가기 메뉴 바로가기

18전자

프로필사진
  • 글쓰기
  • 관리
  • 태그
  • 방명록
  • RSS

18전자

검색하기 폼
  • 분류 전체보기 (13)
    • 꿀팁 (1)
    • 이론 (5)
      • Verilog HDL (0)
      • VLSI (5)
    • 프로젝트 (7)
      • Zybo z7 20 (1)
      • 4bit CPU (6)
    • 기타 (0)
  • 방명록

딜레이 (1)
[VLSI] 디지털 회로의 Delay(1) - 18EE

CMOS 특성 디지털 회로의 대부분은 CMOS회로로 구성되어있다. CMOS 회로의 특성은 다음과 같다. 1. High noise margin(CMOS 이용 근본적인 이유) - rail to rail voltage swing이 가능하여 noise에 강하다.(0=GND, 1=VDD) 2. Low output impedance 3. Extremely high input resistance - input current가 거의 0이다.(input current가 거의 0이지만 완전히 0이 아니기때문에 전력문제 발생) 4. Steady state에서 VDD와 VSS가 끊겨있다. - steady state에서 leakage를 제외하면 power를 쓰지 않는다. 5. Propagation delay를 예측할 수 있다...

이론/VLSI 2023. 7. 30. 16:57
이전 1 다음
이전 다음
공지사항
최근에 올라온 글
최근에 달린 댓글
Total
Today
Yesterday
링크
TAG
  • VLSI dynamic power consumption
  • Stack effect
  • static power
  • 4bit
  • Verilog
  • data gating
  • 굿노트 녹음파일
  • CPU
  • acc
  • 4bit CPU
  • delay
  • power gating
  • leakage
  • level shifter
  • MTCMOS
  • DVFS
  • VLSI 전력소모
  • CMOS power
  • ALU
  • VTCMOS
  • vlsi
  • 굿노트 mp3 내보내기
  • switching power
  • clock gating
  • 굿노트 내보내기
  • dynamic power
  • mp3파일 추출
  • Control Unit
  • VLSI power
  • 굿노트 mp3파일 추출
more
«   2025/07   »
일 월 화 수 목 금 토
1 2 3 4 5
6 7 8 9 10 11 12
13 14 15 16 17 18 19
20 21 22 23 24 25 26
27 28 29 30 31
글 보관함

Blog is powered by Tistory / Designed by Tistory

티스토리툴바

단축키

내 블로그

내 블로그 - 관리자 홈 전환
Q
Q
새 글 쓰기
W
W

블로그 게시글

글 수정 (권한 있는 경우)
E
E
댓글 영역으로 이동
C
C

모든 영역

이 페이지의 URL 복사
S
S
맨 위로 이동
T
T
티스토리 홈 이동
H
H
단축키 안내
Shift + /
⇧ + /

* 단축키는 한글/영문 대소문자로 이용 가능하며, 티스토리 기본 도메인에서만 동작합니다.