[4bit CPU #6] control unit(2) (control block) - 18EE
IDEC 강의 영상을 보고 정리한 내용입니다. https://www.idec.or.kr/vod/apply/view/?pay=&search_val=CPU&no=273 반도체설계교육센터 강의제목 CPU 설계 및 응용 구분 부산대 / 설계강좌 / 초급/중급 / 이론+실습 강의시간 13시간 열람기간 16일 이용료(일반) 무료 이용료(학생) 무료 강의개요 SoC 설계를 위해서 CPU를 설계하고 응용할 www.idec.or.kr 저번까지 설계한 CPU의 구조이다. 이번엔 control block을 만들겠다. Control signal 생성 명령어를 실행하기위한 control signal을 타이밍별로 정리한 것이다. 위의 표를 토대로 다음과 같이 조합회로를 짜야한다. 후에 RISC-V processor도 만들것이기때..
프로젝트/4bit CPU
2023. 7. 21. 02:00
공지사항
최근에 올라온 글
최근에 달린 댓글
- Total
- Today
- Yesterday
링크
TAG
- data gating
- clock gating
- VLSI 전력소모
- acc
- ALU
- dynamic power
- delay
- CPU
- 굿노트 mp3 내보내기
- MTCMOS
- leakage
- Stack effect
- CMOS power
- 4bit
- 굿노트 내보내기
- 굿노트 mp3파일 추출
- static power
- mp3파일 추출
- power gating
- VLSI dynamic power consumption
- 4bit CPU
- level shifter
- VTCMOS
- VLSI power
- Verilog
- Control Unit
- vlsi
- switching power
- 굿노트 녹음파일
- DVFS
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | ||
| 6 | 7 | 8 | 9 | 10 | 11 | 12 |
| 13 | 14 | 15 | 16 | 17 | 18 | 19 |
| 20 | 21 | 22 | 23 | 24 | 25 | 26 |
| 27 | 28 | 29 | 30 | 31 |
글 보관함