[VLSI] 디지털 회로의 Power(1) - 18EE
현재 디지털 회로를 구성할 때 중요한 trade off 중 하나는 speed와 power이다. 딜레이에 관한 내용은 정리해놓았다. https://18electronics.tistory.com/19 [VLSI] 디지털 회로의 Delay(1) - 18EE CMOS 특성 디지털 회로의 대부분은 CMOS회로로 구성되어있다. CMOS 회로의 특성은 다음과 같다. 1. High noise margin(CMOS 이용 근본적인 이유) - rail to rail voltage swing이 가능하여 noise에 강하다.(0=GND, 1=VDD) 2 18electronics.tistory.com Delay를 개선할 수 있는 방법중 하나는 VDD를 높여 I를 증가시키는 것이었지만 현재는 전력문제로 해당 방법은 사용하지 않는다..
이론/VLSI
2023. 7. 31. 19:30
공지사항
최근에 올라온 글
최근에 달린 댓글
- Total
- Today
- Yesterday
링크
TAG
- acc
- VLSI power
- ALU
- Verilog
- VLSI 전력소모
- leakage
- switching power
- CPU
- data gating
- 굿노트 내보내기
- 4bit
- 4bit CPU
- Stack effect
- 굿노트 mp3 내보내기
- VLSI dynamic power consumption
- dynamic power
- delay
- Control Unit
- static power
- level shifter
- vlsi
- mp3파일 추출
- CMOS power
- MTCMOS
- VTCMOS
- 굿노트 mp3파일 추출
- DVFS
- 굿노트 녹음파일
- power gating
- clock gating
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | |||||
| 3 | 4 | 5 | 6 | 7 | 8 | 9 |
| 10 | 11 | 12 | 13 | 14 | 15 | 16 |
| 17 | 18 | 19 | 20 | 21 | 22 | 23 |
| 24 | 25 | 26 | 27 | 28 | 29 | 30 |
글 보관함