본문 바로가기 메뉴 바로가기

18전자

프로필사진
  • 글쓰기
  • 관리
  • 태그
  • 방명록
  • RSS

18전자

검색하기 폼
  • 분류 전체보기 (13)
    • 꿀팁 (1)
    • 이론 (5)
      • Verilog HDL (0)
      • VLSI (5)
    • 프로젝트 (7)
      • Zybo z7 20 (1)
      • 4bit CPU (6)
    • 기타 (0)
  • 방명록

logical effort (1)
[VLSI] 디지털 회로의 Delay(2) - 18EE

전의 내용을 정리하면 RC delay - delay를 줄일려면 RC를 최소로 해야한다. L을 최소로 했을 때 C를 줄일려면 W를 줄여야한다. R을 줄일려면(= I를 늘리려면) W를 늘려야한다. R과 C는 tradeoff관계이므로 W를 잘 조정해야한다. Inverter chain - 전류 driving을 키우기위해 inverter chain을 사용한다. - 내부 cap과 외부 cap의 비율을 조정하면 delay를 줄일 수 있다. - stage를 나눠 면적을 거듭제곱으로 증가시킨다. - 단을 나눈 것에 의미가 있고 몇배를 했는지에 크게 민감하지 않다. - fan-in과 fan-out을 분리시킬 수 있다. https://18electronics.tistory.com/19 [VLSI] 디지털 회로의 Delay(..

이론/VLSI 2023. 7. 30. 19:32
이전 1 다음
이전 다음
공지사항
최근에 올라온 글
최근에 달린 댓글
Total
Today
Yesterday
링크
TAG
  • Control Unit
  • data gating
  • VLSI power
  • power gating
  • 굿노트 녹음파일
  • mp3파일 추출
  • Stack effect
  • CMOS power
  • dynamic power
  • vlsi
  • 굿노트 mp3 내보내기
  • DVFS
  • ALU
  • acc
  • VLSI 전력소모
  • 4bit
  • static power
  • VLSI dynamic power consumption
  • delay
  • 굿노트 내보내기
  • VTCMOS
  • leakage
  • MTCMOS
  • CPU
  • 굿노트 mp3파일 추출
  • level shifter
  • Verilog
  • clock gating
  • switching power
  • 4bit CPU
more
«   2025/05   »
일 월 화 수 목 금 토
1 2 3
4 5 6 7 8 9 10
11 12 13 14 15 16 17
18 19 20 21 22 23 24
25 26 27 28 29 30 31
글 보관함

Blog is powered by Tistory / Designed by Tistory

티스토리툴바