[VLSI] 디지털 회로의 Delay(1) - 18EE
CMOS 특성 디지털 회로의 대부분은 CMOS회로로 구성되어있다. CMOS 회로의 특성은 다음과 같다. 1. High noise margin(CMOS 이용 근본적인 이유) - rail to rail voltage swing이 가능하여 noise에 강하다.(0=GND, 1=VDD) 2. Low output impedance 3. Extremely high input resistance - input current가 거의 0이다.(input current가 거의 0이지만 완전히 0이 아니기때문에 전력문제 발생) 4. Steady state에서 VDD와 VSS가 끊겨있다. - steady state에서 leakage를 제외하면 power를 쓰지 않는다. 5. Propagation delay를 예측할 수 있다...
이론/VLSI
2023. 7. 30. 16:57
공지사항
최근에 올라온 글
최근에 달린 댓글
- Total
- Today
- Yesterday
링크
TAG
- 굿노트 mp3파일 추출
- static power
- VLSI 전력소모
- Control Unit
- switching power
- VLSI dynamic power consumption
- CPU
- Verilog
- DVFS
- level shifter
- delay
- 굿노트 내보내기
- vlsi
- 4bit CPU
- leakage
- CMOS power
- dynamic power
- 4bit
- clock gating
- Stack effect
- mp3파일 추출
- ALU
- data gating
- 굿노트 녹음파일
- VTCMOS
- MTCMOS
- VLSI power
- 굿노트 mp3 내보내기
- power gating
- acc
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | ||
| 6 | 7 | 8 | 9 | 10 | 11 | 12 |
| 13 | 14 | 15 | 16 | 17 | 18 | 19 |
| 20 | 21 | 22 | 23 | 24 | 25 | 26 |
| 27 | 28 | 29 | 30 |
글 보관함